트랜지스터는 어떻게 생겼나 - 다리 셋 달린 부품에서 원자 몇 층짜리 스위치까지

트랜지스터가 스위치라는 말은 다들 안다. 칩 하나에 수백억 개가 들어 있다는 것도 안다. 그런데 그 스위치가 실제로 어떻게 생겼는지, 어디에 전압을 걸면 어디로 전류가 흐르는지는 그림으로 잘 안 나온다.

이 글은 트랜지스터를 밖에서부터 안으로 뜯어서 그린다. 결론부터 말하면 트랜지스터는 실리콘 덩어리에 불순물을 세 군데 다르게 심고, 그 위에 아주 얇은 유리와 금속 한 장을 얹은 것 이다. 그 유리 두께가 원자 몇 층이고, 스위치가 켜지는 자리는 그 유리 바로 아래 몇 나노미터다.

밖에서 보면 다리 셋 달린 검은 덩어리다

전자 부품 가게에서 트랜지스터를 사면 이렇게 생겼다. 검은 플라스틱 몸체에 다리가 세 개. 다리 세 개가 각각 이미터, 베이스, 컬렉터인데, 이건 껍데기다. 검은 플라스틱은 그냥 보호용이고 진짜 트랜지스터는 안에 들어 있는 0.5 mm 정도의 실리콘 조각이다.

그리고 칩 속 트랜지스터는 이것과 크기가 만 배쯤 차이 난다. 하지만 원리는 완전히 같다. 다리가 세 개고, 그중 하나에 거는 전압으로 나머지 둘 사이에 전류가 흐를지 말지를 정한다.

그러니까 트랜지스터를 이해하는 데 필요한 질문은 하나다. 실리콘 조각 안에서 무엇이 어떻게 배치되어 있길래, 다리 하나의 전압이 다른 두 다리 사이의 전류를 결정하는가. 이걸 보려면 실리콘 원자부터 시작해야 한다.

실리콘은 결합손이 넷이라 결정이 된다

실리콘은 최외각 전자가 네 개다. 탄소와 같은 족이고, 탄소가 다이아몬드를 만드는 것과 정확히 같은 방식으로 결정을 만든다. 원자 하나가 사방 정사면체 방향으로 이웃 넷과 손을 잡고, 각 결합에 전자 두 개가 들어간다. sp³ 결합이다. 이 결합이 어디서 나오는지는 원자 해부도에서 탄소로 다뤘다.

여기서 중요한 사실 하나. 순수한 실리콘은 전기가 잘 안 통한다. 전자 네 개가 전부 결합에 묶여 있어서 돌아다닐 전자가 없기 때문이다. 상온에서 열 때문에 결합에서 튕겨 나오는 전자가 조금 있긴 한데, 실리콘 원자 10¹² 개당 하나 정도다. 금속인 구리는 원자마다 자유 전자가 하나씩 있으니 비교가 안 된다.

이게 반도체가 스위치 재료로 좋은 이유다. 기본 상태가 "안 흐름"이고, 거기에 흐르는 전자를 우리가 원하는 만큼만 넣을 수 있다. 도체는 항상 흐르고 절연체는 항상 안 흐르니 스위치를 만들 재료로 어느 쪽도 적당하지 않다.

원자 하나를 바꿔 끼우면 전자가 남거나 모자란다

흐르는 전자를 넣는 방법이 의외로 단순하다. 실리콘 원자 몇 개를 다른 원소로 바꿔 끼운다. 이걸 도핑이라고 한다.

인(P)은 최외각 전자가 다섯 개다. 실리콘 자리에 끼우면 결합 넷을 만들고 전자 하나가 남는다. 이 전자는 인 원자에 아주 약하게만 붙어 있어서 상온의 열만으로도 떨어져 나와 결정 안을 돌아다닌다. 이렇게 만든 실리콘을 n형 이라고 한다. 음전하(negative)를 띤 전자가 전류를 나른다는 뜻이다.

붕소(B)는 최외각 전자가 세 개다. 끼우면 결합 하나가 빈다. 이 빈자리를 정공 이라고 부르는데, 옆에 있는 전자가 그 자리로 옮겨오면 빈자리가 반대쪽으로 이동한 것처럼 보인다. 그래서 빈자리를 양전하를 띤 입자처럼 다룰 수 있다. 이게 p형 이다.

얼마나 넣냐가 재밌다. 보통 실리콘 원자 10만 개에서 1000만 개당 하나꼴이다. 이 정도로 미미한 양인데도 전기 전도도는 수천 배에서 수백만 배 뛴다. 원래 자유 전자가 거의 없었으니, 조금만 넣어도 비율로는 엄청난 차이가 된다.

이제 재료가 준비됐다. n형과 p형, 그리고 이 둘을 어떻게 배치하느냐가 트랜지스터다.

칩 속 트랜지스터의 단면

칩에 들어가는 트랜지스터는 거의 전부 MOSFET 이라는 종류다. Metal-Oxide-Semiconductor, 금속·산화막·반도체 세 층이 위에서부터 쌓여 있다는 뜻이다. 단면을 자르면 이렇게 생겼다.

부품은 다섯 개다.

p형 기판. 바닥 전체가 붕소를 넣은 p형 실리콘이다. 정공이 돌아다니고 자유 전자는 거의 없다.

n⁺ 소스와 드레인. 기판 표면에 인을 진하게 넣은 n형 섬을 두 개 만든다. 여기에는 자유 전자가 잔뜩 있다. 하나가 전자의 출발지(소스), 다른 하나가 도착지(드레인)다. 그런데 둘 사이가 p형이라 전자가 건너갈 수 없다. n-p-n 순서로 놓인 것이고, 어느 쪽으로 전압을 걸어도 두 접합 중 하나는 역방향이라 막힌다.

산화막. 소스와 드레인 사이 표면에 이산화규소(SiO₂), 그러니까 유리를 아주 얇게 깐다. 절연체다. 두께는 원자 몇 층이다.

게이트. 그 유리 위에 전극을 얹는다. 옛날엔 금속, 그 다음엔 폴리실리콘, 요즘은 다시 금속이다. 게이트는 산화막 때문에 기판과 전기적으로 완전히 끊겨 있다. 전류가 한 방울도 안 흐른다.

여기까지가 꺼진 상태다. 소스와 드레인 사이에 전압을 걸어도 전류가 안 흐른다. 이제 게이트에 전압을 걸어보자.

게이트에 전압을 걸면 유리 밑에 전자층이 생긴다

게이트에 양전압을 건다. 게이트는 유리로 막혀 있으니 전류는 못 흐른다. 하지만 전기장은 유리를 통과한다. 게이트에 양전하가 쌓이면 그 전기장이 유리 아래 실리콘에 닿는다.

그러면 유리 바로 밑에서 두 가지가 일어난다. 먼저 양전하를 띤 정공이 밀려난다. 다음으로 기판 어딘가에 조금 있던 전자와 소스에서 흘러온 전자가 유리 밑으로 끌려온다. 전압을 충분히 올리면 유리 밑 몇 나노미터 두께가 p형인데도 전자가 다수인 층 으로 바뀐다. 이걸 반전층 또는 채널이라고 한다.

이제 소스와 드레인이 n형 채널로 이어졌다. n-n-n 이 된 것이다. 드레인에 걸어둔 전압에 끌려 전자가 소스에서 채널을 타고 드레인으로 흐른다. 스위치가 켜졌다.

게이트 전압을 다시 0으로 내리면 전자층이 사라지고 원래 p형으로 돌아간다. 꺼진다.

여기서 트랜지스터의 핵심을 정리하면 이렇다.

게이트는 전류가 아니라 전기장으로 일한다. 게이트로 전류가 흐르지 않으니 스위치를 켜두는 데 에너지가 거의 안 든다. 콘덴서 하나를 충전하는 것과 같아서, 켜고 끌 때만 전하를 넣었다 빼는 에너지가 든다. 칩 하나에 수백억 개를 넣고도 손에 들고 다닐 수 있는 이유다.

산화막이 얇을수록 잘 켜진다. 같은 전압이면 유리가 얇을수록 전기장이 세고 전자가 더 많이 끌려온다. 그래서 산화막을 얇게 만드는 경쟁이 계속됐고, 결국 원자 몇 층까지 왔다.

실제 치수

그림은 편의상 늘려 그린 것이고, 실제 비율은 이렇다.

"3 nm 공정"이라는 말이 흔한데, 그 숫자는 마케팅 이름이고 실제로 3 nm 인 부분은 없다. 물리적 게이트 길이는 15 nm 안팎이다. 그래도 실리콘 원자 60개 정도를 나란히 세운 폭이다.

산화막은 약 1 nm 다. 원자 3~5층이다. 여기까지 얇아지자 문제가 생겼다. 전자가 유리를 터널링으로 그냥 통과 하기 시작한 것이다. 절연체를 뚫고 새는 전류가 켜진 채널 전류와 비교될 정도가 되면 스위치가 아니다. 그래서 2007년 무렵부터 유리를 유전율이 높은 하프늄 산화물(HfO₂)로 바꿔서, 물리적으로는 더 두껍게 만들면서 전기적으로는 얇은 효과를 냈다. 게이트도 이때 다시 금속으로 돌아갔다.

왜 평면에서 지느러미, 다시 종이 더미로 바뀌었나

게이트 길이를 줄이면 줄일수록 한 가지 문제가 심해진다. 소스와 드레인이 너무 가까워지면 게이트가 명령을 내리지 않았는데도 드레인 전압이 채널을 살짝 열어버린다. 스위치를 껐는데도 전류가 샌다.

해법은 게이트가 채널을 더 많은 면에서 붙잡는 것 이었다. 평면형은 게이트가 채널 윗면 하나만 덮는다. 2011년 인텔이 22 nm 공정에서 도입한 FinFET 은 채널을 지느러미처럼 세운 뒤 게이트가 세 면을 감싼다. 2022년 삼성이 3 nm 공정에서 도입한 게이트올어라운드(GAA)는 채널을 얇은 종이 여러 장으로 만들어 쌓고 게이트가 네 면을 전부 감싼다.

모양은 달라졌지만 앞에서 본 단면 원리는 하나도 안 바뀌었다. 여전히 p형 실리콘 사이에 n형 섬 두 개가 있고, 그 사이 채널 위에 유리와 게이트가 있다. 유리 밑에 전자층이 생기면 켜지고 사라지면 꺼진다. 바뀐 건 "유리와 게이트가 채널을 몇 면에서 감싸느냐"뿐이다.

스위치 두 개를 붙이면 논리가 된다

트랜지스터가 스위치라는 건 알았는데, 이게 어떻게 계산이 되는지 마지막으로 하나만 보자.

위에서 본 건 nMOS 다. 기판이 p형이고 채널에 전자가 흐른다. 이걸 뒤집어서 기판을 n형으로, 소스와 드레인을 p형으로 만들면 pMOS 가 된다. 게이트에 음전압 을 걸어야 정공 채널이 생겨서 켜진다. 즉 nMOS 는 게이트가 높을 때 켜지고 pMOS 는 게이트가 낮을 때 켜진다.

nMOS 와 pMOS 를 위아래로 쌓고 게이트를 하나로 묶는다. 입력이 높으면 아래 nMOS 만 켜져서 출력이 0 V 로 끌려 내려간다. 입력이 낮으면 위 pMOS 만 켜져서 출력이 +1 V 로 올라간다. 입력의 반대가 나온다. NOT 게이트다.

여기서 중요한 성질이 하나 나온다. 어느 상태에서든 둘 중 하나는 꺼져 있다. 그래서 전원에서 접지로 곧장 흐르는 전류가 없다. 상태가 바뀌는 순간에만 잠깐 전류가 흐른다. 이게 CMOS 가 1970년대 이후 다른 모든 방식을 밀어낸 이유고, 트랜지스터 수백억 개가 든 칩이 몇 와트로 도는 이유다.

NOT 이 되면 나머지는 조립이다. nMOS 두 개를 직렬로, pMOS 두 개를 병렬로 붙이면 NAND 가 되고, NAND 만으로 모든 논리를 만들 수 있다. 덧셈기, 메모리, CPU 가 전부 이 위에 쌓인다.

정리

트랜지스터를 원자부터 다시 보면 이렇다.

실리콘은 결합손이 넷이라 다이아몬드와 같은 결정을 만들고, 모든 전자가 결합에 묶여 있어서 기본 상태가 "안 흐름" 이다. 거기에 인을 넣으면 전자가 남고 붕소를 넣으면 빈자리가 생긴다. 원자 백만 개에 하나꼴로 바꿔 끼우는 것만으로 전기적 성질이 뒤집힌다.

p형 바탕에 n형 섬 두 개를 떨어뜨려 놓고, 그 사이 위에 원자 몇 층짜리 유리와 전극을 얹는다. 전극에 전압을 걸면 유리를 통과한 전기장이 그 밑 몇 나노미터를 n형으로 뒤집어 두 섬을 잇는다. 전류가 아니라 전기장으로 켜는 스위치 라서 켜두는 데 에너지가 거의 안 든다.

그리고 이 스위치를 성질이 반대인 짝과 붙이면 어떤 상태에서도 한쪽은 꺼져 있는 논리 게이트가 된다. 다리 셋 달린 검은 부품과 칩 속 수백억 개는 크기만 만 배 다를 뿐, 이 구조 그대로다.

이어서

실리콘의 sp³ 결합이 어디서 오는지, 전자가 왜 껍질에 갇히는지는 원자 해부도 - 오비탈과 스핀에 정리해뒀다. 같은 sp³·sp² 얘기를 생명 쪽에서 본 글이 DNA 원자 구조다. 전자가 정렬해서 물질의 성질을 바꾸는 다른 예로는 전자는 왜 자석인가가 있다.

참고

• MOSFET - Wikipedia — 구조, 동작 원리, 반전층
• Doping (semiconductor) - Wikipedia — n형·p형 도핑과 도펀트 농도
• Silicon - Wikipedia — 다이아몬드 입방 결정 구조와 원자 간 거리
• High-κ dielectric - Wikipedia — 산화막 터널링 누설과 하프늄 산화물 도입
• FinFET - Wikipedia — 3차원 게이트 구조의 도입 배경
• Gate-all-around FET - Wikipedia — 나노시트 구조
• 3 nm process - Wikipedia — 공정 이름과 실제 치수의 차이
• CMOS - Wikipedia — 상보형 구조와 정적 전력 소모
• TO-92 - Wikipedia — 개별 트랜지스터 패키지 치수